提交歷史

作者 SHA1 備註 提交日期
  D.R.racer 4d3a5433ad Implement read/write registers for M707/M708 2 年之前
  D.R.racer 2f0ceabce5 Upgrade protocol to v2.1 - read/write registers + CRC 2 年之前
  VintagePC 9a20c85a5d First pass, improving the error recovery. 2 年之前
  D.R.racer 2e293e90a0 MMU2 interface overhaul 2 年之前