Commit Verlauf

Autor SHA1 Nachricht Datum
  D.R.racer 4d3a5433ad Implement read/write registers for M707/M708 vor 1 Jahr
  D.R.racer 2f0ceabce5 Upgrade protocol to v2.1 - read/write registers + CRC vor 1 Jahr
  VintagePC 9a20c85a5d First pass, improving the error recovery. vor 2 Jahren
  D.R.racer 2e293e90a0 MMU2 interface overhaul vor 2 Jahren