Histórico de Commits

Autor SHA1 Mensagem Data
  D.R.racer 4d3a5433ad Implement read/write registers for M707/M708 há 1 ano atrás
  D.R.racer 2f0ceabce5 Upgrade protocol to v2.1 - read/write registers + CRC há 1 ano atrás
  VintagePC 9a20c85a5d First pass, improving the error recovery. há 2 anos atrás
  D.R.racer 2e293e90a0 MMU2 interface overhaul há 2 anos atrás